在半導體裝置中，優(yōu)選消除在多個半導體芯片中分別流通的電流的不均衡。

在本發(fā)明的第1方式中，提供一種半導體裝置，具備：半導體芯片；第1電流輸入輸出部，其與半導體芯片電連接；第2電流輸入輸出部，其與半導體芯片電連接；3個以上的導通部，其在第1電流輸入輸出部與第2電流輸入輸出部之間設置有半導體芯片；以及電流路徑部，其具有與3個以上的導通部分別導通的電流路徑，電流路徑部包含多個狹縫。

導通部可以為半導體芯片。

半導體裝置還可以具備設置有半導體芯片的絕緣基板。電流路徑部可以為設置于絕緣基板上的導電性圖案。

半導體裝置還可以具備與半導體芯片電連接的引線框。電流路徑部可以為引線框。

半導體裝置還可以具備設置有半導體芯片的絕緣基板。導通部可以為絕緣基板。

半導體裝置還可以具備用于將半導體芯片與外部端子電連接的端子排。

電流路徑部可以為端子排。

第1電流輸入輸出部可以為電流輸入部。第2電流輸入輸出部可以為電流輸出部。3個以上的導通部可以具有依次配置的第1導通部、第2導通部和第3導通部。多個狹縫可以具有第1狹縫和第2狹縫。第1狹縫的端部可以設置于電流輸出部與第1導通部之間。第2狹縫的端部可以設置于第1導通部與第2導通部之間。

3個以上的導通部可以具有第1導通部、第2導通部和第3導通部。多個狹縫可以具有第1狹縫和第2狹縫。第1狹縫的端部可以設置于第1導通部與第2導通部之間。第2狹縫的端部可以設置于第2導通部與第3導通部之間。

多個狹縫可以包含l型的狹縫和f型的狹縫。

多個狹縫可以包含l型的狹縫和i型的狹縫。

第1電流輸入輸出部可以為電流輸入部。第2電流輸入輸出部可以為電流輸出部。多個狹縫可以設置于比導通部靠近電流輸入部側的位置。

第1電流輸入輸出部可以為電流輸入部。第2電流輸入輸出部可以為電流輸出部。多個狹縫可以設置于比導通部靠近電流輸出部側的位置。

多個狹縫可以由圖案形成。

半導體裝置可以在多個狹縫具備絕緣性的振動吸收部件。

3個以上的導通部可以均具備：第1晶體管，其集電極端子與p端子連接；第2晶體管，其發(fā)射極端子與n端子連接，且與第1晶體管串聯連接；第3晶體管和第4晶體管，其構成雙向開關。第1晶體管的發(fā)射極端子與第2晶體管的集電極端子的連接點可以連接于u端子。雙向開關的一端可以與連接點連接，另一端可以與m端子連接。

3個以上的導通部可以均具備：第1晶體管，其集電極端子與p端子連接；第2晶體管，其發(fā)射極端子與n端子連接；第3晶體管，其與第1晶體管串聯連接；第4晶體管，其與第3晶體管和第2晶體管串聯連接；以及2個二極管，其串聯地設置于第3晶體管的集電極端子與第4晶體管的發(fā)射極端子之間。第3晶體管的發(fā)射極端子與第4晶體管的集電極端子的連接點可以連接于u端子。2個二極管之間的連接點可以連接于m端子。

第1電流輸入輸出部和第2電流輸入輸出部中的一個可以設置于比具有3個以上的導通部的區(qū)域的中央靠近半導體裝置的中心側的位置。多個狹縫可以設置于半導體裝置的中心側的電流路徑部。

半導體裝置可以具備：第1區(qū)域，其具有電流路徑；第2區(qū)域，其在第1方向上與第1區(qū)域并列地配置，具有在第1方向上并聯配置的3個以上的導通部；第3區(qū)域，其在與第1方向垂直的第2方向上與第1區(qū)域并列地配置，且具有與第1區(qū)域電連接的電流路徑；以及第4區(qū)域，其在第2方向上與第2區(qū)域并列地配置，且在第1方向上與第3區(qū)域并列地配置，具有與第2區(qū)域和第3區(qū)域分別電連接的電流路徑。多個狹縫40可以設置于與第2區(qū)域所具備的3個以上的導通部分別導通的電流路徑部中的到配置在最靠近第1區(qū)域的位置的導通部為止的電流路徑部。

在本發(fā)明的第2方式中，提供一種半導體裝置，具備：半導體芯片；第1電流輸入輸出部和第2電流輸入輸出部，其與半導體芯片電連接；多個導通部，其設置于第1電流輸入輸出部與第2電流輸入輸出部之間，且設置有半導體芯片；以及多個電流路徑部，其具有與多個導通部導通的電流路徑，多個電流路徑部具有材料不同的多個電流路徑。

應予說明，上述的發(fā)明內容未列舉本發(fā)明的所有特征。另外，這些特征群的子組合也另外能夠成為發(fā)明。